どのようにデュアルコアプロセッサの仕事はしない
製品解剖 プロセッサ/マイコン：Appleの最新プロセッサ「A5」、倍増したチップ面積の謎に迫る（前編） - EE Times Japan
Appleがこの春に投入した新型タブレット「iPad 2」。米国での2011年3月11日の発売から、まだそれほど時間はたっていない。それにもかかわらず、この新型デバイスがいくつもの秘密を抱えていることが既に明らかになっている。新製品が発売されるたびにさまざまなメディアやリバースエンジニアリング企業が先を競って公開する分解解剖リポートによって、例えば、同社純正のケース「iPad Smart Cover」に21個の磁石が埋め込まれていることが分かった。また、発売後のわずかな期間で、このタブレットに搭載されたAppleの新世代アプリケーションプロセッサ「Apple A5」のチップ写真も公開されている。こうした分解解剖の第一波は、今ではもう収まっている。その一方、非常に詳細なレベルまで立ち入って回路を解析したリポートは、これから本格的に出回り始めることになるだろう。
前世代のプロセッサ「Apple A4」も、わずか1年ほど前には今のA5と同じ段階にあった。しかしその当時、A4に対する業界の関心は低かった。Appleは2008年4月に組み込み向けプロセッサベンダーのP.A. Semiを買収しており、それによって社内に設計チームを立ち上げてから、A4が世に出るまでの期間がごく短かったからである。A4に独自性のある設計が施されているとは、業界の誰も期待していなかった。新しい設計を生むには、単純に時間が不足しすぎていた。ただし、今回のA5は話が違う。もう1年間の時間があった。
さらにA5は、Appleが自社で設計したiOS対応SoCとしてA4に続く第2世代品であり、同社がこうしたSoCでどのような設計戦略を立てているかを推し量る材料としても意味がある。A5では、Appleが望む方向に歩を進めるために十分な時間があったのではないだろうか。実際にA5はどのように設計されたのか？ 果たしてその設計にAppleの独自性は盛り込まれているのだろうか？
歴史を振り返る
初代「iPad」とA4プロセッサが初めて公式に発表されたのは、2010年1月27日のことだ。初代iPadはメディアの話題をさらい、世界中の消費者が熱望する商品になった。一方、A4プロセッサは静かに、だが着実にApple製品への搭載を増やしていった。
どのようにバーコードスキャナが動作し2010年のうちに、A4プロセッサは「iPhone 4」と「iPod touch」、「Apple TV」に採用された。A4プロセッサはiPadの市場投入では「第2バイオリン」のような役割を演じたものの、それ自体の能力において素晴らしい仕事を果たしていた。A4はAppleが最初に設計したプロセッサというわけではない。しかし、恐らくは同社にとって最も重要な設計プロジェクトに位置付けられているはずだ。同社のiOS対応チップ群の中心的な存在になっており、それゆえに、民生機器を手掛ける巨大企業となった同社の大きな収益源の鍵を握っているからである。A4よりも前に同社が自社で設計したチップの中には、このような位置付けのものはない。
A4、そして今のA5の開発は、半導体の物語として捉える価値が大いにある。旧来の半導体ベンダーを「Appleのライバル」と呼ぶのは飛躍しすぎだろう。しかしそうした半導体ベンダーが、Appleが自社で設計するこれらの「Aシリーズ」のSoCを深刻に捉えていることは確かである。既存の半導体ベンダーは、Aシリーズの存在によって、自社の製品が採用される機会が少なくなったり、Aシリーズが大きな売り上げを生み出すのを目の当たりにしているからだ。
A4が発表された当時、業界で大きな議論になったのは、Appleが買収によって獲得した2つの設計チームが、A4にどの程度貢献していたかである。前述のP.A. Semiに続き、2010年4月にはAppleが低消費電力の組み込みプロセッサベンダーであるIntrinsityも買収したことが明らかになっていた。これら2社のうちP.A. Semiの方が比較的早くからApple社の内部にいたので、A4発表当時はP.A. Semiの貢献度に話題が集まった。A4が公式に発表される前に過剰なまでのうわさが流れていたため、筆者は物的な証拠を見つけることが重要だと判断し、2010年の夏に発表したA4に関する最終的なリポートで既存の複数の分解解析リポートをとりまとめた上で、独自の分析を加えている（参考記事：Apple A4プロセッサを分解、「革命」ではなく「進化」の産物）。そして、Appleが買収したPA SemiとIntrinsityがもともと設計していた回路がA4に搭載されているかどうかを、詳しく検証した。
1つの結論としては、Intrinsityの設計が組み込まれていることを示す証拠は確かに存在した。さらに筆者は、A4プロセッサはブロックレベルで見ると、Samsung Electronicsのアプリケーションプロセッサ「S5PC110」と非常に似通っていると結論付けた。これらから、A4はそれほどAppleの独自性が盛り込まれたチップではないといえる。分かったことは、A4とS5PC110の違いは2つの回路ブロックだけということだ。
方法memeryを高めるためにA5はこれとは違うはずである。Appleには前世代のA4に比べて多くの時間があったし、Samsung Electronicsは2011年2月に発表した新型タブレット「Galaxy Tab 10.1」でNVIDIAのプロセッサ「Tegra 2」を採用している。
A5でチップサイズが倍増
iPad 2の初期段階の分解解析リポートでは、リバースエンジニアリング大手のUBM TechinsightsとChipworksの両社から2つの情報がもたらされていた（UBM Techinsights提供の情報を元にしたEE Timesの翻訳記事）（Chipworksの当該ブログ記事）。第1に、A5はA4に比べてチップサイズが大幅に大きい（図1、図2）。UBM TechinsightsもChipworksも、A5のベアチップの寸法を12.1mm×10.1mmとしており、面積は122mm2になる計算だ。A4は53mm2だった。すなわちA5のチップ面積は、A4の2.3倍も大きいことになる。
なぜこれほどまで劇的にチップサイズが拡大したのか。A4とA5のフロアプランを検証し、背景を探ってみよう。筆者は、Chipworksが報告した両チップのフロアプランを元に、検証を試みた（Chipworksの当該ブログ記事）。A5は、2個のARMコアを集積しており、2個合わせてチップの総面積の約14％を占める。一方でA4は、ARMコアを1個しか集積していないが、総面積に占めるコアの割合についてはA5とほぼ同じである。
グラフィックスコア（GPU）はどうだろうか？ Chipworksが公表したA4のフロアプランでは、「GPU」と明示された回路ブロックは見当たらない。しかし、通常GPUは中規模のブロックであり、それなりの量のキャッシュを備えているので、候補は絞れる。CPUコアに次いで規模の大きな「Logic Core 4」か、あるいは「Logic Core 5」がGPUなのではないだろうか。ただ、Logic Core 5と同程度の規模の回路ブロックが他にもいくつかあることも読み取れる。議論を進めるため、ここではLogic Core 4がGPUだと仮定しよう。もしCPUとGPUの専有面積を足し合わせ、チップの総面積から差し引けば、残りは41mm2である。A4では、そこに他のデジタルブロックや、アナログブロック、I/Oブロックが詰め込まれているわけだ。
1920× 1080pのは何ですか？デュアルコア化だけでは説明できない
筆者が知る限り、Chipworksの上記の報告を含め、他にフロアプランの解析結果を発表しているリポートでも、GPUの個所は特定されていない。従って、この先の分析には幾らかの推定を取り入れていく必要がなる。Chipworksが公表したA5のフロアプランを見ると、3つの回路ブロックについて、それぞれ同一の回路ブロックが組みになって横に並んでいることが分かる。それら3組の回路ブロックペアのうち、1組（回路ブロック2個）は「ARM Core」で、残る2組（回路ブロック4個）は「Processor Data Path」とラベリングされている。デュアルコアシステムでは、2個のコアの間に何らかの調停回路を必ず設けると考えられるので、このフロアプランの分析と合致する。ただ、これら3組（6個）の回路ブロックの他には、同じ回路ブロックが2つ以上集積されているものはないようだ。すなわち、2個のGPUはこれら3組のいずれか1組であるか、少なくともこれら3組のブロックが専有する領域のどこかに集積されていると考えられる。ここでも議論を進めるために、最終的にはこれら6個の回路ブロックが「CPU＋GPU＋調停回路」を包含していると見なそう。これらの回路ブロックはA5のチップ上で47mm2を専有し、チップの総面積（122mm2）に対する割合は40％である。他の回路は、残る75mm2の領域に搭載されているわけだ。
iPad 2の既報の分解解析リポートで明らかになった第2の情報は、A4もA5もSamsung Electronicsの45nmプロセス技術で製造されているということである（参考記事：メインプロセッサ「A5」、従来品「A4」に続きSamsungが製造）。この事実によって、これまでに明らかになっている両プロセッサチップのフロアプランを比較しやすくなった。2つのチップは同じプロセス世代で製造されているので、それぞれのアナログ回路ブロックはかなり似通って見えるはずだ。
実際に、A5のフロアプランでWi-Fiブロックおよびオーディオブロックと特定されている回路ブロックが、レイアウトにわずかな差異はあるものの、A4のチップにも同様に集積されていることを簡単に確認することができる。最後に、議論を進めるために、A4が内蔵していたIPコア群をA5も搭載していると推定し、I/O部や基本IPコア群の専有面積の差異はチップの総面積に対して無視できるほど小さいと仮定しよう。すると、A5では、A4のチップ面積の64％に相当する34mm2が新たにデジタル回路ブロックに費やされているという結論に達する。この数字には幾らかの推量が含まれているものの、A4とA5の差異の大きさを把握する大まかな目安になるだろう。
このようにチップ面積を簡単に解析しただけでも、A5でチップサイズがこれだけ大きくなっているという事実が、単純に「CPU＋GPU＋調停回路」を改良して拡張したというだけでは説明がつかないことが分かる。もっと簡単に、両チップに搭載されている回路ブロックの数を数えるだけでも、同じ疑問にぶつかるだろう。A4では、「CPU＋GPU」の他に9個のデジタル回路ブロックが集積されている。A5ではこの数が12個に増えているのだ。A4とA5で同じデジタル回路ブロックが同じように見えているかどうかは不透明である。両プロセッサチップで共通のIPコアも幾つかあるようだ。ただし、さまざまなブロックでメモリアレイのレイアウトを比較すると、レイアウトに明確な違いを読み取れる。特に注目してほしいのは、A4の「Logic Core 6」だ。このブロックは、「シーオブゲート（ロジックゲートを敷き詰めた領域）」のようであり、メモリ部をはっきりと確認できない。このようなブロックは、A5では見当たらない。これらの観察結果と、A5でデジタル回路ブロックの数が増えていること突き合わせて考えれば、A5のチップ上では単にCPUとGPUとデュアルコア化したという以上の何かが起きていることは明らかである。
さあ、次はわれわれが考えをめぐらせる番だ。もし皆さんがAppleだったら、どんな戦略を採るだろうか？ A5には、デュアルコア化による「CPU＋GPU＋調停回路」の増分の他、メモリ制御やI/Oをはじめとした所要のIPブロック群を収容してもなお、まだたくさんの回路を収容できる面積がある。この新たに確保された回路領域を、皆さんならどのように使うだろうか？
後編では、さまざまな報道で明らかになっている事実から、A5で倍増したチップ面積の謎を筆者が分析します
＜訂正＞記事の掲載当初、「デュアルコア化だけでは説明できない」の見出しで始まる項の最初の段落で、「他の回路は、残る47mm2の領域に搭載されているわけだ」としていましたが、これは翻訳作業時の誤りでした。正しくは、「他の回路は、残る75mm2の領域に搭載されているわけだ」です。お詫びして訂正いたします。なお、上記の記事はすでに訂正済みです。
Paul Boldt氏 カナダの技術コンサルティング企業であるned, maude, todd & rodの創設者で、現在は社長を務めている。McMaster Universityで材料科学の博士号を取得した。
Don Scansen氏 IP（知的財産権）関連の顧客を対象にした技術コンサルティング企業であるIP Research Groupのパートナー。University of Saskatchewanで電子工学の博士号を取得しており、カナダのオンタリオ州が認定するプロフェッショナルエンジニアである。
原文へのリンク
Copyright© 2012 ITmedia, Inc. All Rights Reserved.
0 件のコメント:
コメントを投稿
登録 コメントの投稿 [Atom]
<< ホーム